

# Principe d'un voltmètre à rampe numérique

## Mesure d'une durée

par P. BETTAN  
Lycée Livet 44000, Nantes

---

Les maquette qui ont été présentées à Nantes ont été conçues pour l'information des professeurs de Sciences Physiques et pour l'utilisation en classe de TS microtechniques. Ces élèves, non électroniciens, doivent comprendre le fonctionnement d'un montage et réutiliser leurs connaissances dans les projets qu'ils réalisent : l'affichage d'une grandeur (tension, durée, vitesse, fréquence) doit faire partie de leur domaine de compétence.

Pour éviter les redites, certains composants ou certains montages ne sont décrits qu'une seule fois dans la suite de la présentation.

### 1. PRINCIPE D'UN VOLTMÈTRE À RAMPE NUMÉRIQUE

#### 1.1. Présentation du dispositif

L'appareil utilise un convertisseur numérique analogique (CNA) à rampe numérique. La tension à mesurer est comparée avec la valeur de la rampe. Lorsque ces deux tensions sont égales, un comparateur bascule et bloque le comptage. La valeur de la tension, ainsi mesurée, est alors disponible :

- sous forme binaire (LED)
- sous forme décimale (afficheur)

Dans ce montage les différentes fonctions ont été volontairement séparées pour une meilleure compréhension de l'ensemble.

#### 1.2. Schéma fonctionnel de l'appareil

##### a) Synoptique (figure 1)

La tension  $v_e$  positive ( $< 10V$ ) est appliquée sur une entrée d'un

comparateur et comparée à la rampe numérique générée par le convertisseur numérique analogique. Le montage peut fonctionner en très basse fréquence (1 Hz) ou plus rapidement (1 kHz). L'affichage de la valeur de  $v_e$  se fait sur 4 LED (en binaire) ou en valeur décimale (1 afficheur).




Figure 1 : Schéma fonctionnel du montage

## b) Principe d'une mesure

Les mesures peuvent s'effectuer en basse fréquence ( $f = 1$  Hz) pour suivre l'évolution du système et expliquer son fonctionnement. En grande fréquence ( $f = 1$  kHz), l'affichage est immédiat. La grandeur à mesurer  $v_e$ , continue, comprise entre 0 et 9V est appliquée sur l'entrée du comparateur. Tant que le convertisseur n'a pas fourni une tension  $v'_s$  supérieure à  $v_e$ , le comptage se déroule et l'affichage de la grandeur sous forme binaire et numérique évolue.

Le comptage s'arrête quand la sortie du comparateur  $v_B$  bascule à 5V. La grandeur mesurée peut alors être lue ; l'étalonnage de l'appareil doit être effectué au préalable.

### 1.3. Les horloges

#### a) Horloge 1 $f = 1000$ Hz (figure 2)




Figure 2 : Circuit intégré 4011

$$R = 47 \text{ k}\Omega \quad C = 10 \text{ nF} \quad f = \frac{1}{2RC} \ln 3 \approx \frac{1}{2,2RC}$$

Il s'agit d'un montage astable à portes logiques CMOS (Nand) dont la fréquence a été fixée à  $f = 1000 \text{ Hz}$ .

Les entrées non utilisées du circuit intégré (4011) ont été reliées à la ligne de potentiel 5V. L'inverseur ajouté en sortie isole l'astable du reste du montage.

b) **Horloge 2**  $f = 1 \text{ Hz}$  (figure 3)




Figure 3

Le signal 0-5V de fréquence 1 Hz a été obtenu par division de fréquence. Cette division de fréquence a été réalisée à l'aide de compteurs BCD (Binaire Codé Décimal) 4518.

L'utilisation d'un montage astable à portes (NAND) a due être

rejetée à cause de son mauvais fonctionnement en très basse fréquence (1 Hz).

#### 1.4. Le compteur (figure 4)

Le circuit 4029 est un compteur / décompteur synchrone, programmable binaire / décimal. Il sera utilisé, ici, en décimal.

Les entrées parallèles P sont mises à la masse. Le passage de la borne 5 à « 1 » bloque le comptage ; la mise à « 1 » de la borne 1 remet le compteur à zéro (bouton-poussoir B.P)

On retrouvera sur les figure 4, 5, 6, le montage du compteur, son brochage et ses différents modes de fonctionnement.




Figure 4




Figure 5

| $P_E$ | B/D | U/D | $\overline{C_E}$ | CK | Mode               |
|-------|-----|-----|------------------|----|--------------------|
| 0     | 0   | 1   | 0                |    | Comptage décimal   |
| 0     | 0   | 0   | 0                |    | décomptage décimal |
| 0     | 1   | 1   | 0                |    | Comptage binaire   |
| 0     | x   | x   | 1                | x  | blochage           |

B/D : Binaire / Décimal

U / D : Up / Down

: incrémentation du compteur sur les fronts montants de l'horloge CK (clock).

Figure 6

### 1.5. Le convertisseur numérique / Analogique (figure 7)

Il utilise, un réseau de résistances  $R - 2R$  et deux amplificateurs opérationnels montés en inverseur. Les sorties  $Q$  du compteur sont équivalentes à des interrupteurs  $K$  ; à ces interrupteurs, on associe des variables  $k$  pouvant prendre les valeurs 0 ou 1.

Les amplificateurs opérationnels sont alimentés en  $\pm 15V$ .




Figure 7

On peut représenter le montage précédent par son schéma équivalent (figure 8).




Figure 8

On démontre que :

$$V_s = -\frac{V_{DD}}{8} \left[ 2^0 k_0 + 2^1 k_1 + 2^2 k_2 + 2^3 k_3 \right]$$

Et le montage inverseur final nous donne :

$$v'_s = -v_s \left( \frac{R'' + p}{R'} \right)$$

$$= \frac{V_{DD}}{8} \left( \frac{R'' + P}{R'} \right) \left[ 2^0 k_0 + 2^1 k_1 + 2^2 k_2 + 2^3 k_3 \right]$$

L'ensemble constitue un convertisseur numérique analogique à 4 bits. La tension  $v'_s$  se représente sous la forme d'une rampe numérique (figure 9).




Figure 9

#### 1.6. Le comparateur (figure 10)

La sortie  $v_s$  du convertisseur est appliquée à l'entrée + d'un amplificateur opérationnel monté en comparateur.

Lorsque K est ouvert : le compteur compte en permanence.

Lorsque K est fermé : tant que la rampe  $v_s$  n'a pas atteint la valeur à mesurer  $v_e$ ,  $V_B$  reste à zéro (comptage). Dès que  $v_s$  est supérieure à  $v_e$ ,  $V_B$  bascule au niveau haut et le comptage s'arrête.




Figure 10

### 1.7. L'afficheur (figure 11)

L'affichage de la valeur de  $v_e$  est effectué :

- sous forme binaire pour 4 LED,
- sous forme décimale par conversion de la grandeur binaire par le circuit intégré 74 LS 48, puis affichage par un afficheur à 7 segments à cathode commune.

Le circuit 74 LS 48 (figure 11) est un décodeur BCD/7 segments à sorties de puissance pouvant alimenter directement l'afficheur à travers des résistances de  $180 \Omega$ .

A, B, C, D sont les entrées numériques,

a, b, c, d, e, g sont les sorties décodées.




Figure 11

Les transistors  $T_1, T_2, T_3, T_4$  (2 N 2222 NPN) sont destinés à éviter la dégradation du niveau logique des sorties  $Q_i$ .




Figure 12

### 1.8. chronogrammes de fonctionnement du voltmètre (figure 13)

- a) Le comptage s'effectue sans discontinuité de 0 à 9
- si la tension de sortie du comparateur (blocage) n'est pas rebouclée sur le compteur ( $\overline{C_E}$ ) : K ouvert
  - si  $v_e$  est supérieure à 9V.




Figure 13

Le comptage démarrage (0000) quand la borne notée  $P_E$  est mise momentanément à 5V (remise à zéro RAZ par le bouton poussoir B.P).

N est le nombre décimal, associé au mot binaire  $Q_3 Q_2 Q_1 Q_0$  qui apparait sur l'afficheur.

- b) Dans le cas où  $v_e$  est comprise entre 0 et 9 V, le système s'arrête de compter dès que  $v'_s > v_e$ . Le nombre N lu sur l'afficheur correspond alors à  $v_e$ .

Dans l'exemple ci-dessous  $v_e$  est égale à 4,8 V, la valeur N lue sera 5 (figure 14).




Figure 14

A la date  $t = t_1$   $v'_1 > v_e$ ,  $v_B$  passe au niveau haut ce qui bloque le comptage.

### 1.9. Étalonnage de l'appareil

L'amplificateur inverseur  $A_2$  inséré dans le montage permet par modification de la valeur de la résistance variable notée  $P$ , d'ajuster la tension de sortie du CNA à une valeur telle que la grandeur lue sur les afficheurs soit égale à  $v_e$ . Toutefois, suivant la valeur de  $v_e$  l'erreur pourra être d'un digit c'est à dire  $\leq 1V$ . Il faudra que le saut de tension  $\Delta V'_s$  entre deux valeurs de  $v'_s$  soit égal à  $1V$ .

$$\Delta V'_s = -\Delta V_s \left( \frac{R'' + P}{R'} \right) = \frac{V_{DD}}{8} \left( \frac{R'' + P}{R'} \right)$$

Application Numérique :  $\Delta V'_s = 1V$  ;  $V_{DD} = 5V$  ;  
 $R' = R'' = 10 \text{ k}\Omega$ .

Le calcul donne :  $P = 6 \text{ k}\Omega$ .

## 2. VOLTMÈTRE À SIMPLE RAMPE NUMÉRIQUE CONSTRUIT AUTOUR DU CIRCUIT INTÉGRÉ MC 1408

Ce montage est dérivé du précédent ; la seule modification étant apportée par le convertisseur MC 1408 qui réalise une conversion numérique / analogique sur 8 bits.

Le montage est plus simple, plus compact et sa résolution meilleure.

### 2.1. Schéma de principe (figure 1)




Figure 1

## 2.2. Le circuit MC 1408 (figure 2)




Figure 2

Les sorties Q du compteur sont reliées aux entrées A du CNA. La sortie du CNA est reliée à l'entrée d'un amplificateur opérationnel qui réalise une transformation courant-tension. La rampe ainsi générée est comparée à la tension  $v_e$  à mesurer.

## 2.3. Caractéristiques du voltmètre

Ce montage peut afficher 100 valeurs différentes ; il est dit à 100 points de mesure. Il peut mesurer des tensions continues de 0 à 9,9 V.

Sa résolution est de 0,1V ; sa résistance d'entrée est de plusieurs M $\Omega$  et son coût est de 150 F.

# 3. MESURE D'UNE DURÉE

## 3.1. Présentation du dispositif

L'appareil permet de mesurer une durée avec une résolution de  $\frac{1}{100}$  de seconde.

Au repos, les deux interrupteurs  $K_1$  et  $K_2$  sont dans la même position. Le comptage démarre si l'un ou l'autre des interrupteurs bascule et s'arrête quand  $K_1$  et  $K_2$  sont à nouveau dans la même position.

Les interrupteurs  $K_1$  et  $K_2$  peuvent être mécaniques (dans ce cas des circuits anti-rebond sont nécessaires), ou électroniques (transistors ou photorésistances en commutation, photodiodes, relais électromagnétiques).

### 3.2. Schéma fonctionnel de l'appareil (figure 1)

L'horloge fournit un signal carré (0-5V) qui n'est transmis vers la fonction comptage que si la logique de commande le permet. L'ouverture et la fermeture de la logique de commande dépend de l'état des interrupteurs.




Figure 1

### 3.3. L'horloge (figure 2)

Il s'agit d'un montage astable à portes logiques (NAND) dont la fréquence est ajustable à  $f = 100 \text{ Hz}$  ( $T = 1/100 \text{ s}$ ) à l'aide d'une résistance  $R''$  réglable.




Figure 2

Les portes logiques sont des circuits intégrés CMOS 4011 à 4 portes NAND, alimentés en 5V.

En sortie, on obtient un signal carré H dont la fréquence est donnée par la relation :

$$f = \frac{1}{2RC \ln 3} \approx \frac{1}{2,2 RC}$$

### 3.4. Les interrupteurs (figures 3 et 4)

Ils doivent être montés avec un circuit anti-rebond pour éviter un comptage erroné.




Figure 3 : Circuit CMOS 4011

Table de vérité du montage

|                | S | R | Q | Q̄ |                                         |
|----------------|---|---|---|----|-----------------------------------------|
|                | 0 | 0 | 1 | 1  | état impossible                         |
| K en 1         | 0 | 1 | 1 | 0  | mise à 1 de Q                           |
| K en 2         | 1 | 0 | 0 | 1  | mise à 0 de Q                           |
| K entre 1 et 2 | 1 | 1 | q | q̄ | maintient de l'état précédent (mémoire) |

Figure 4

### 3.5 Logique de commande (figure 5)

Ce circuit permet de commander le début et la fin du comptage. Il est constitué par :

- une porte logique EXOR (ou-exclusif) : circuit 4030 à 4 portes EXOR,
- deux portes (NAND) : circuit 4011, constituant une porte ET à deux entrées.




Figure 5

Table de vérité d'une porte ou-exclusif

Le comptage est bloqué quand  $S = 0$   
c'est-à-dire pour :

$$Q_1 = Q_2 = 0$$

ou

$$Q_1 = Q_2 = 1$$

| A | B | S |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Table de vérité d'une porte ET

Le comptage s'effectue seulement si  $S'' = 1$   
c'est-à-dire pour :

$$Q_1 = 0 \text{ et } Q_2 = 1$$

ou

$$Q_1 = 1 \text{ et } Q_2 = 0$$

| A' | B' | S'' |
|----|----|-----|
| 0  | 0  | 0   |
| 0  | 1  | 0   |
| 1  | 0  | 0   |
| 1  | 1  | 1   |

## 3.6. Circuit de comptage, transcodage, affichage (figure 6)




Figure 6

## a) Les compteurs (figures 7 et 8)

Le circuit 4518 est un double compteur décimal sur 4 bits. Les entrées CK sont les entrées d'horloge ; les sorties  $Q_3$  sont reliées à l'entrée CK du compteur suivant.

Une pression sur le bouton poussoir (B.P) met la borne 7 à 5V et effectue une remise à zéro.


Table de vérité du circuit 4518

Figure 7

| $CK_0$ | $\overline{CK_1}$ | R | Action                                                         |
|--------|-------------------|---|----------------------------------------------------------------|
|        | 1                 | 0 | incrément sur le front montant de $CK_0$                       |
| 0      |                   | 0 | incrément sur le front descendant de $CK_1$                    |
| X      | X                 | 1 | sorties Q à "1" (RAZ) quel que soit l'état de $CK_0$ et $CK_1$ |

Figure 8

### b) Les décodeurs (figures 9, 10 et 11)

Le circuit 4511 est un décodeur 7 segments (CMOS) à sortie de puissance.

Les sorties du compteur sont reliées aux bornes Q des décodeurs.

Les sorties a, b, c, d, e, f, g des décodeurs sont connectées aux bornes correspondantes des afficheurs à cathode commune par des résistances de  $180\ \Omega$  (figure 10).

Le point de l'afficheur de gauche (affichage des secondes) est allumé en permanence.




Figure 9




Figure 10




Figure 11

## c) Chronogrammes (figure 12)




Figure 12

## 3.7. Caractéristiques du montage

Le montage présenté est un chronomètre qui peut afficher 1000 valeurs différentes de 0 à 9,99 s ; il est dit à 1000 points de mesures.

Sa résolution est de  $\frac{1}{100}$  s.

La précision sur la mesure du temps est due essentiellement au calibrage de la fréquence du montage astable (horloge) à 100 Hz.

Un oscillateur à quartz serait plus précis évidemment.

Le coût de la maquette présentée est d'environ 170 F.